


Ревью печатной платы

Схема, размещение, трассировка, защита и подготовка к производству



5

блокирующих тем

16

пунктов реестра

40

исходных кадров

СТАТУС: ДО ЗАКРЫТИЯ Р0 К ВЫПУСКУ НЕ ГОТОВО

Источник: Telegram-экспорт от 15.09.2026; технические сообщения датированы 27-28.07.2026.

01 Резюме и границы ревью

Переписка указывает не на единичные косметические правки, а на системные темы: развязка питания, возвратные токи, защитные цепи и правила соединения полигонов. Их нужно закрыть до повторного выпуска gerber.

Главный вывод

Сначала исправить пять пунктов P0: локальную развязку, положение защитного диода, ESD на доступных разъемах, питание +3.3 В и непрерывность GND. После этого - переразводка DC/DC, via и нормализация ширин.

Рекомендуемый порядок

- 1. Зафиксировать требования: входные напряжения, токи, уровни I/O, доступные пользователю разъемы и ограничения сборки.
- 2. Исправить схему и BOM: развязка, защитные/ESD-компоненты, решение по MOSFET, test points.
- 3. Перекомпоновать критические узлы и заново провести силовые/земляные цепи; затем применить единые правила ко всей плате.
- 4. Прогнать ERC/DRC, проверить gerber, маску, шелкографию и получить повторное peer review.

Приоритеты

P0 - блокер

Риск отказа, повреждения или некорректной работы. Закрывать до выпуска.

P1 - важно

Существенно влияет на SI/PI, тепло, технологичность или надежность.

P2 - улучшение

Улучшает запуск, сервис и читаемость; согласовать до финала.

DEC - решение

Нужны требования/расчет; не выполнять как механическую правку.

Ограничения

Отчет составлен только по тексту и 40 изображениям из истории чата. Исходные файлы схемы/PCB, stack-up, net classes, BOM, даташиты, результаты ERC/DRC и требования производителя не предоставлены. Поэтому критерии ниже являются планом верификации, а не подтверждением готовности конструкции.

02 Реестр замечаний - часть 1

Пункты R-01 - R-07 охватывают блокирующие электрические риски и силовой/тепловой контур.

ID	Приоритет	Замечание / действие	Критерий закрытия	Источник
R-01	P0 Блокер	Локальная развязка питания Добавить керамику 100 нФ рядом с выводами питания в узлах, где сейчас показаны только электролиты или нет локального конденсатора.	100 нФ установлен у каждого указанного узла; контур вывод питания - C - GND минимален.	IMG-01..03, 05..06
R-02	P0 Блокер	Положение защитного диода D1 Перенести диод максимально близко к защищаемому выводу/узлу и дать ему короткий прямой путь в землю.	Ток импульса уходит в диод до входа микросхемы; подтверждено трассировкой и проверкой правил.	IMG-09..11
R-03	P0 Блокер	ESD-защита доступных I/O Поставить специализированные TVS/ESD-диоды на цифровые входы/выходы и разъемы, доступные пользователю.	Выбраны компоненты под каждый уровень; проверены VRWM, емкость и токовый путь к земле.	IMG-39; чат 01:20-01:30
R-04	P0 Блокер	Развязка шины +3.3 В Проверить питание MAX3232, RTC и прочих потребителей +3.3 В; добавить локальные конденсаторы по даташитам.	У каждого VCC есть обязательная развязка; номиналы и количество сверены с даташитами.	IMG-03, 05..06
R-05	P0 Блокер	Непрерывность GND и возвратные токи Убрать лишние дорожки GND, использовать сплошные полигоны, не разрезать опорную землю сигнальными маршрутами.	Для ключевых сигналов есть непрерывный путь возврата; полигоны залиты без островов и узких шеек.	IMG-12, 14, 23, 30
R-06	P1 Важно	Переходные GND без термобарьеров Для stitching-via и via у развязывающих конденсаторов применить сплошное подключение; рядом с C использовать по несколько via.	Нет thermal relief на непаяемых via; импеданс GND минимален; правило применено по всей плате.	IMG-15..17, 21, 29, 31..33
R-07	P1 Важно	Силовой и тепловой контур DC/DC Заменить узкие участки силовых цепей медными заливками; добавить тепловые via вокруг крупной площадки. Via в pad - только если разрешено технологией/даташитом.	Ширины выдерживают расчетный ток; тепловой путь подтвержден; требования сборщика по via учтены.	IMG-34..36

Все пункты считаются открытыми, пока не приложены новая схема/layout, результаты проверок и подтверждение критерия закрытия.

02 Реестр замечаний - часть 2


Пункты R-08 - R-16 закрывают правила трассировки, механику, тестопригодность и оставшееся инженерное решение.

ID	Приоритет	Замечание / действие	Критерий закрытия	Источник
R-08	P1 Важно	Ширины дорожек по классам Разделить power/signal-классы, убрать случайные переходы ширины и неоправданно широкие цифровые перемычки.	Ширины заданы правилами; нет необоснованных сужений/расширений; DRC чистый.	IMG-13, 20, 22, 26
R-09	P1 Важно	Компоновка и ориентация ИС Пересмотреть участок level shifter/интерфейса; поворот ИС на 90 градусов может сократить маршруты и сохранить землю.	Маршруты короче, пересечений меньше, полигон GND непрерывен; решение сравнено до/после.	IMG-24..28
R-10	P1 Важно	Положение локального конденсатора Рассмотреть перенос отмеченного конденсатора ближе к обслуживаемому узлу.	Связь с выводом питания короткая; размещение соответствует даташиту и не ухудшает сборку.	IMG-37
R-11	P1 Важно	Маскирование переходных Закреть паяльной маской все переходные, для которых не требуется открытая площадка.	Настройка tenting единообразна; исключения документированы; проверены gerber mask layers.	IMG-07; чат 01:27
R-12	P1 Важно	Крепежные отверстия Проверить единообразие четырех отверстий: тип, металлизация, связь с GND, keepout и отступ меди.	Все отверстия соответствуют механике корпуса и одному согласованному правилу реализации.	IMG-08, 38
R-13	P2 Улучшение	Контрольные точки Добавить test points до и после DC/DC, на шины питания, интерфейсы и диагностически важные линии.	Точки доступны щупу, подписаны, не мешают сборке; перечень согласован с планом запуска.	Чат 21:37-21:41
R-14	P2 Улучшение	Пользовательские функции По необходимости вывести 1-2 LED, несколько GPIO и кнопку USER.	Решение принято по требованиям изделия; лишние функции исключены либо добавлены с обозначениями.	IMG-18; чат 21:42-21:44
R-15	P2 Улучшение	Шелкография и версия Исправить наложения/читаемость обозначений; добавить версию платы.	Все reference designators читаемы после сборки, не заходят на pads; версия видна на PCB.	IMG-40; чат 01:33-01:34
R-16	DEC Решение	Топология ключей Проверить предложение заменить текущие ключи на N-channel MOSFET. Это не готовое исправление без требований к полярности, уровням и потерям.	Есть расчет/обоснование выбранной топологии, уровней управления, RDS(on), токов и fail-safe состояния.	IMG-04

03 Питание и защита


Критический принцип: конденсатор или защитный компонент работает только при коротком, низкоиндуктивном пути именно к тому выводу, который он обслуживает.

IMG-01 DC/DC: добавить 100 нФ




Керамика требуется рядом с силовым узлом в дополнение к объемной емкости.

IMG-03 +3.3 В без локальной развязки




Проверить VCC интерфейсной ИС и добавить конденсаторы по даташиту.

IMG-10 D1 слишком далеко



Перенести диод к защищаемому выводу; путь к GND сделать коротким и прямым.

IMG-39 Доступные пользователю разъемы



J5 и боковой header отмечены как обязательные точки ESD-защиты.


Проверка выбора ESD

Для каждой линии сверить максимальное рабочее напряжение, VRWM, напряжение ограничения, паразитную емкость, полосу интерфейса, корпус и реальный путь разрядного тока к земле. Формулировка из чата о разных уровнях напряжения вынесена в обязательный критерий.

04 Земля, полигоны и DC/DC


Повторяющаяся тема ревью - заменить длинные GND-дорожки и thermal relief на сплошное подключение к полигону, а около развязки и силовых узлов дать несколько коротких via.

IMG-15 Via у развязки



Показан нежелательный длинный GND-путь с thermal relief.

IMG-21 Два GND via рядом с C



Предпочтителен короткий сплошной путь через несколько переходных.

IMG-30 Рваная земля



Участок требует сплошной заливки без узких шеек и лишней дорожки.

IMG-36 DC/DC 3.3 В



Заливка вместо дорожек; via рядом с C и вокруг силовой площадки.


Важная оговорка по via

Рекомендация из переписки: тепловые via размещать рядом с крупной площадкой DC/DC, а не автоматически внутри land pattern. Via-in-pad допустим только при явном разрешении производителя платы/сборки и даташита корпуса.

05 Трассировка и компоновка

Ширины должны следовать назначению сети, а не локальным ручным решениям. Для цифровых сигналов избыточная ширина не компенсирует плохой возвратный путь.

IMG-20 Скачок ширины




Отмечен переход от очень широкой к узкой дорожке без понятного основания.

IMG-23 GND отдельными трассами




Участок следует переработать под нормальную заливку и stitching.

IMG-24 Плотный маршрут +5 В



Предложено пересмотреть размещение, чтобы сократить обход и не резать землю.

IMG-27 Поворот микросхемы



Поворот на 90 градусов рассматривается как способ укоротить цифровые маршруты.


Правило на будущее

Создать net classes минимум для силовых линий, обычных сигналов и чувствительных/быстрых интерфейсов. Настроить ширины, зазоры, via и правила полигона централизованно, затем убрать локальные исключения без обоснования.

06 Технологичность и сервис


Эти пункты редко ломают прототип немедленно, но заметно влияют на отладку, повторяемость производства и риск ошибок при сборке.

IMG-07 Tenting переходных




Закрывать маской все via, кроме документированных технологических исключений.

IMG-35 Тепловые via рядом с pad




Ревью предлагает via вокруг силовой зоны, не на самой посадочной площадке.

IMG-38 Четыре крепежных отверстия



Проверить одинаковый тип, металлизацию/изоляцию, keepout и связь с GND.

IMG-40 Шелкография



Обозначения C7/C1/J5 конфликтуют с графикой и элементами; добавить версию платы.

Test points

Минимальный набор: вход каждого DC/DC, выход каждой шины, GND рядом с силовыми TP, ключевые интерфейсы и диагностические LED-линии. Не требуется выводить каждую цифровую сеть - перечень должен соответствовать плану bring-up.

07 План закрытия и повторной проверки

Готовность подтверждается не фразой «исправлено», а комплектом проверяемых артефактов.

Чек-лист выпуска

Этап	Проверка	Ответственный	Доказательство	OK
A	Схема/BOM: все P0 и решение R-16 закрыты; номиналы и part numbers подтверждены.	Схемотехник	PDF схемы, BOM, комментарии к расчетам	☐
B	Размещение: D1, C и ESD стоят у обслуживаемых выводов; DC/DC и shifter перекомпонованы.	PCB designer	Скриншоты до/после, ссылки на layout	☐
C	Трассировка: net classes, непрерывный GND, solid via, stitching и силовые заливки применены.	PCB designer	DRC rules/report, stack-up, copper views	☐
D	DFM: маска, отверстия, шелкография, версия, via-in-pad и требования сборки проверены.	PCB + производитель	Gerber viewer, fab notes, DFM report	☐
E	Bring-up: TP достаточны для питания и интерфейсов; подготовлен порядок первого включения.	HW/validation	Test plan и карта TP	☐
F	Независимое повторное ревью выполнено; оставшиеся отклонения задокументированы и приняты.	Reviewer	Закрытый реестр R-01..R-16	☐

Рекомендуемый gate

Не выпускать новый комплект gerber, пока P0 не закрыты и не пройдены ERC/DRC. После P0 провести второе ревью именно по изображениям copper/mask/silkscreen и по отчетам проверок; затем закрыть P1 или оформить согласованные отклонения.

Что приложить к следующему ревью

- PDF схемы с обозначениями и номиналами; актуальный BOM с part numbers защитных элементов.
- Скриншоты всех copper layers, маски и шелкографии; stack-up и таблицу net classes.
- ERC/DRC отчеты, gerber/drill preview, список исключений и DFM-ответ производителя.
- Короткую таблицу «R-ID - изменение - доказательство - статус».